基于WiMaxåŠå…¶æ´¾ç”Ÿæ¨™(biÄo)準(zhÇ”n)的新興寬帶無線å”(xié)è°éœ€è¦è¶Šä¾†è¶Šé«˜çš„åžåé‡å’Œæ•¸(shù)據(jù)速率。這些å”(xié)è°æå‡ºçš„å¿«é€ŸèŠ¯ç‰‡é€ŸçŽ‡å’Œæ•¸(shù)å—å°„é »è™•ç†å¯ä»¥åœ¨ä½¿ç”¨FPGA方案的硬件上得到最佳的實ç¾(xià n)。
FPGAéžå¸¸é©åˆä½œç‚ºé«˜æ€§èƒ½ã€é«˜æ€§åƒ¹æ¯”的解決方案來實ç¾(xià n)這些物ç†å±¤å”(xié)è°ä¸çš„æ•¸(shù)å—åŠŸèƒ½ï¼Œå› ç‚ºå®ƒå€‘åŒ…æ‹¬ä»¥ä¸‹è±å¯Œçš„資æºï¼š
1.DSP模塊,å¯ä»¥ç”¨ä¾†å¯¦ç¾(xià n)å„種FIR濾波和FFT/IFFTæ“ä½œæ‰€è¦æ±‚çš„ä¹˜æ³•å™¨å’ŒåŠ æ³•å™¨/ç´¯åŠ å™¨åŠŸèƒ½ï¼›
2. SERDES收發(fÄ)器,å¯ä»¥æ”¯æŒç„¡ç·šå‰ç«¯èˆ‡åŸºå¸¶æ•¸(shù)å—æ¿ä¹‹é–“çš„CPRIå’ŒOBSAI接å£ï¼›
3. é‡è¦çš„FPGA嵌入å¼RAM塊å˜å„²å™¨ï¼ˆEBR),å¯ä»¥ç”¨ä¾†å˜å„²æ¿¾æ³¢å™¨ç³»æ•¸(shù),執(zhÃ)行塊交錯以åŠå¯¦ç¾(xià n)FEC解碼(Turboã€ç¶ç‰¹æ¯”ã€Reedï¼Solomonç‰ï¼‰ï¼›
4. 高速LVDS I/O,分別支æŒåˆ°DAC和來自ADC的寬并行接å£ã€‚這些轉(zhuÇŽn)æ›å™¨å®šç¾©äº†å°„é »/模擬功能和廉價數(shù)å—基帶é‚輯之間的界é™ã€‚接å£çš„é€ŸçŽ‡è¶Šé«˜ï¼Œä½Žæˆæœ¬FPGAè§£æ±ºæ–¹æ¡ˆä¾¿èƒ½é›†æˆæ›´å¤šçš„æ•¸(shù)å—ä¸Šè®Šé »/數(shù)å—ä¸‹è®Šé »åŠŸèƒ½ã€‚
本文é‡é»ž(diÇŽn)討論第一種資æºï¼Œå³DSPä¹˜æ³•æ¨¡å¡Šã€‚é€šéŽæ¸›å°‘和優(yÅu)化DSP乘法模塊在FFTå’ŒFIRä¸çš„實ç¾(xià n),è¨(shè)計師å¯ä»¥åœ¨ç›¡é‡æ¸›å°‘資æºä½¿ç”¨çš„æ¢ä»¶ä¸‹æ»¿è¶³åžåé‡è¦æ±‚,從而å…許用戶使用最具性價比的ç¾(xià n)æˆFPGA器件。下é¢å°é€™å››ç¨®ä¹˜æ³•器節(jié)çœæŠ€è¡“(shù)進(jìn)行介紹。
用于WiMaxOFDM功能的高效復(fù)數(shù)乘法
WiMax系統(tÇ’ng)è¨(shè)計的一個é‡è¦ç‰¹å¾æ˜¯æ”¯æŒæ£äº¤é »åˆ†å¾©(fù)用(OFDM)。FPGA使得分別使用IFFTå’ŒFFT在離散時間內(nèi)實ç¾(xià n)OFDM發(fÄ)é€å™¨å’ŒæŽ¥æ”¶å™¨è®Šå¾—特別容易。諸如802.16aç‰å”(xié)è°éœ€è¦256樣點(diÇŽn)çš„FFT。而802.16e這些å”(xié)è°è¦æ±‚多種FFT樣點(diÇŽn),或者å¯ä»¥éˆæ´»èª¿(dià o)æ•´çš„FFT樣點(diÇŽn)以驿‡‰(yÄ«ng)å‹•æ…‹(tà i)ä¿¡é“å’Œå¸¶å¯¬è¦æ±‚ï¼ˆå¯æ“´(kuò)展OFDMA)。
復(fù)數(shù)乘法
在執(zhÃ)行256å’Œ1024樣點(diÇŽn)FFT時,å¯é€šéŽRadixï¼4çµ(jié)æ§‹(gòu)ç²å¾—乘法器的最高效使用。FFT算法通éŽå¾©(fù)用4樣點(diÇŽn)離散傅里葉變æ›ï¼ˆDFT)è¶å½¢çµ(jié)æ§‹(gòu)進(jìn)行分解。例如,一個16點(diÇŽn)çš„FFTå¯ä»¥é€šéŽæŒ‰æ™‚間抽å–ã€æŒ‰é »çŽ‡æŠ½å–æˆ–其他相關(guÄn)分解方å¼ç”¨2ç´šRadixï¼4 DFTçµ(jié)æ§‹(gòu)實ç¾(xià n)。第1ç´šç”±4個4樣點(diÇŽn)DFT組æˆï¼Œç¬¬2ç´šåŒæ¨£ç”±4個4點(diÇŽn)DFT組æˆã€‚由于æ¯å€‹DFTçš„è¼¸å‡ºè¦æ±‚在饋é€çµ¦ä¸‹ä¸€ç´šä¹‹å‰ç‚ºçµ(jié)æžœæä¾›3個相ä½å› åï¼Œå› æ¤ç¬¬1級和第2級之間的9個相ä½å› å需è¦9次復(fù)數(shù)乘法。
åˆçœ‹èµ·ä¾†ï¼ŒåŸ·(zhÃ)行一次復(fù)數(shù)乘法需è¦4個乘法器和2å€‹åŠ æ³•/減法器。然而,該表é”(dá)å¼å¯ä»¥é‡æ–°å¯«æˆå¦å¤–一種åªéœ€3個乘法器ã€3å€‹åŠ æ³•å™¨å’Œ2個減法器的表é”(dá)å¼ã€‚值得注æ„çš„æ˜¯ï¼ŒåŠ æ³•å™¨æ˜¯åœ¨FPGA的內(nèi)æ ¸é‚輯ä¸å¯¦ç¾(xià n)的,使用了è±å¯Œçš„é€ä½é€²(jìn)使¨¡å¼ï¼ˆripple mode)的通用å¯ç·¨ç¨‹é‚輯單元(PLC)片。
如果Dï¼Dr+jDi是復(fù)數(shù)數(shù)據(jù),Cï¼Cr+jCi是復(fù)數(shù)系數(shù),那么復(fù)數(shù)乘法的標(biÄo)準(zhÇ”n)表é”(dá)å¼å¦‚下:
  E1:Rï¼D*Cï¼ï¼ˆDr+jDi)*(Cr+jCi)ï¼Rr+jRi (1)
  其ä¸Rrï¼Dr*Crï¼Di*Ci, Riï¼Dr*Ci+Di*Cr
  上述標(biÄo)準(zhÇ”n)表é”(dá)å¼è¦æ±‚使用4個乘法器。該表é”(dá)å¼å¯ä»¥é€šéŽä»£æ•¸(shù)æ–¹æ³•é‡æ–°æ•´ç†ç‚ºï¼š
  E2: Rrï¼Dr*Crï¼Di*Ci (2)
  E3: Rrï¼Dr*Crï¼Di*Ci+0 (3)
  E4: Rrï¼Dr*Crï¼Di*Ci+(Dr*Ciï¼Di*Cr)ï¼ï¼ˆDr*Ciï¼Di*Cr) (4)
  E5: Rrï¼ï¼ˆDr*Crï¼Dr*Ci+Di*Crï¼Di*Ci)+(Dr*Ciï¼Di*Cr) (5)
  復(fù)數(shù)çµ(jié)果的新表é”(dá)弿˜¯ï¼š
  E6: Rrï¼[(Dr+Di)*(Crï¼Ci)]+(Dr*Ciï¼Di*Cr) (3次乘法) (6)
  E7: Riï¼Dr*Ci+Di*Cr (復(fù)用來自Rr的乘ç©ï¼‰ (7)
如圖1所示,最優(yÅu)的復(fù)數(shù)乘法å¯ä»¥ç”¨3個乘法器ã€3å€‹åŠ æ³•å™¨å’Œ2個減法器實ç¾(xià n)。值得注æ„的是,在FPGAä¸ï¼ŒåŠ æ³•/減法模塊所用的相å°è£¸ç‰‡é¢ç©è¦å°äºŽ18×18的乘法器模塊。
[align=center]

圖1:采用4個和3個乘法器的復(fù)數(shù)乘法[/align]
總之,所用乘法器數(shù)釿¸›å°‘25%å¯ä»¥å¸¶ä¾†ä¸‹é¢å…©å¤§å¥½è™•之一:
1.在相åŒF(xià n)FTåžåé‡çš„æ¢ä»¶ä¸‹å¯ä»¥å°‘用乘法器;
2.在乘法器數(shù)é‡ä¸è®Šçš„æ¢ä»¶ä¸‹å¯ä»¥æé«˜FFTåžåé‡ã€‚
數(shù)å—ä¸Šè®Šé »/ä¸‹è®Šé »å™¨ä¸FIR濾波器的高效實ç¾(xià n)
如下的三個高效乘法器技術(shù)å¯ç”¨äºŽå¯¦ç¾(xià n)FPGAä¸çš„æ•¸(shù)å—ä¸Šè®Šé »å’Œä¸‹è®Šé »ã€‚é€™å·²ç¶“(jÄ«ng)æˆç‚ºå„ª(yÅu)化的é‡é»ž(diÇŽn)é ˜(lÇng)åŸŸï¼Œå› ç‚ºç„¡ç·šè¨(shè)è¨ˆå¸«éœ€è¦æ»¿è¶³å°‡æ•¸(shù)據(jù)從éžå¸¸é«˜çš„采樣速率å‘芯片處ç†é€ŸçŽ‡è½‰(zhuÇŽn)ç§»çš„è¦æ±‚。數(shù)å—ä¸‹è®Šé »å™¨/ä¸Šè®Šé »å™¨ï¼ˆDDC/DUC)å系統(tÇ’ng)是基站內(nèi)發(fÄ)é€å™¨/æŽ¥æ”¶å™¨çš„ä¸»è¦æ•¸(shù)å—å™¨ä»¶ï¼Œä»¥å‰æ˜¯ç”¨æ˜‚貴的模擬/æ··åˆä¿¡è™Ÿå™¨ä»¶å¯¦ç¾(xià n)的。共有三種技術(shù)å¯ä»¥ç”¨ä¾†æ¸›å°‘FPGA實ç¾(xià n)方案ä¸çš„乘法器數(shù)é‡ã€‚
1.系數(shù)å°ç¨±çš„FIR濾波器å¯ç¯€(jié)çœä¹˜æ³•器;
2.分布å¼é‹(yùn)ç®—æ“作使用嵌入å¼å¡Šå˜å„²å™¨ï¼›
3.ç´šè¯(lián)ç©åˆ†æ¢³ç‹€æ¿¾æ³¢å™¨ä½¿ç”¨åŠ æ³•å™¨ã€‚
ä¸Šè®Šé »/ä¸‹è®Šé »æ¦‚è¿°
如圖2ä¸ä¸ŠåŠéƒ¨åˆ†æè¿°çš„那樣,DDC由以下器件組æˆï¼šä¸€å€‹åŸºäºŽæ•¸(shù)控振蕩器(NCO)的I/Q分離器,它通éŽå…©å€‹æ··é »å™¨å°‡ä¾†è‡ªå°„é »éƒ¨åˆ†çš„è¼¸å…¥ä¿¡è™Ÿç”¨æ£å¼¦å’Œä½™å¼¦æ³¢é€²(jìn)行調(dià o)制;一個抽å–部分,å¯ä»¥ç”±3ç´šFIRæŠ½å–æ¿¾æ³¢å™¨æˆ–åŽæŽ¥ç´šè¯(lián)ç©åˆ†æ¢³ç‹€ï¼ˆCIC)濾波器的FIRæŠ½å–æ¿¾æ³¢å™¨é€²(jìn)行é…置。
[align=center]

圖2:DDC/DUCçµ(jié)æ§‹(gòu)[/align]
圖2ä¸çš„DUC由以下器件組æˆï¼š3ç´šFIRå…§(nèi)æ’æ¿¾æ³¢å™¨æˆ–åŽé¢æŽ¥FIRå…§(nèi)æ’æ¿¾æ³¢å™¨çš„CIC濾波器;一個基于NCOå’Œå…©å€‹æ··é »å™¨çš„I/Qæ··é »å™¨ï¼Œå…¶åœ¨Iã€Q輸出信號到é”(dá)å°„é »éƒ¨åˆ†å‰å°å®ƒå€‘進(jìn)行解調(dià o)。請記ä½ï¼ŒæŠ½å–用于采樣刪除以é”(dá)到較低的采樣率,而內(nèi)æ’ç”¨äºŽå¢žåŠ å¤–æŽ¨æ¨£æœ¬ä»¥æé«˜é‡‡æ¨£çŽ‡ã€‚
è®Šé »å™¨çš„é€šç”¨å¯¦ç¾(xià n)指å—
DDC/DUC系統(tÇ’ng)是一個需è¦å¤§é‡ä¹˜æ³•器的系統(tÇ’ng)。抽å–和內(nèi)æ’æ¿¾æ³¢å™¨é€šå¸¸ç”±ä¹˜æ³•å™¨å’ŒåŠ æ³•å™¨é™£åˆ—å¯¦ç¾(xià n)ï¼Œè€Œæ··é »åŠŸèƒ½å°±æ˜¯ä¸€å€‹ä¹˜æ³•å™¨ã€‚åˆ©ç”¨é¢ç©å„ª(yÅu)化方法實ç¾(xià n)NCOè¦åŸºäºŽä½¿ç”¨å¾©(fù)數(shù)乘法器的相移。
å…‹æœéœ€è¦å¤§é‡ä¹˜æ³•器的系統(tÇ’ng)所帶來的挑戰(zhà n)首先是è¦åˆ†è§£å’Œç´šè¯(lián)濾波器:
1. 一個抽å–/å…§(nèi)æ’系數(shù)為N的大型FIRæŠ½å–æ¿¾æ³¢å™¨æˆ–FIRå…§(nèi)æ’æ¿¾æ³¢å™¨å¯ä»¥åˆ†è§£æˆå…©å€‹æˆ–三個抽å–/å…§(nèi)æ’系數(shù)分別為N1ã€N2å’ŒN3的較å°ã€è¼ƒç°¡å–®çš„ç´šè¯(lián)濾波器。抽å–/å…§(nèi)æ’系數(shù)滿足以下ç‰å¼ï¼š
E8: Nï¼N1*N2*N3
2. å°‡FIRæŠ½å–æ¿¾æ³¢å™¨æˆ–FIRå…§(nèi)æ’æ¿¾æ³¢å™¨åˆ†è§£æˆå…©å€‹æˆ–三個ç¨(dú)立濾波器å¯ä»¥æ¸›å°‘實ç¾(xià n)整個濾波器所需的抽é 總數(shù)ã€‚æŠ½å–æˆ–å…§(nèi)æ’系數(shù)為N的單個濾波器需è¦å¤§é‡çš„æŠ½é (乘法器)æ‰èƒ½æ»¿è¶³åŸºæœ¬çš„æ¿¾æ³¢å™¨è¡°æ¸›å’Œå™ªè²ç‰¹æ€§è¦æ±‚。將濾波器分解æˆå…©å€‹æˆ–三個更å°å’Œæ›´ç°¡å–®çš„æ¿¾æ³¢å™¨å¯ä»¥æ¸›å°‘整個濾波系統(tÇ’ng)çš„æŠ½é æ•¸(shù)é‡ã€‚å¦å¤–,第二和第三級è¯(lián)濾波器的較低采樣率å¯ä»¥å¯¦ç¾(xià n)時間復(fù)用,從而進(jìn)一æ¥ç¸®å°å¯¦ç¾(xià n)的尺寸。
ç•¶(dÄng)濾波器階數(shù)確定好åŽï¼Œé‚„å¯ä»¥é‡‡å–多種措施減少實際濾波器ä¸çš„乘法器數(shù)é‡ã€‚下é¢å°‡å°æ¤é€²(jìn)行介紹。
[align=center]

表1ï¼šå¯æ¸›å°‘WiMax系統(tÇ’ng)è¨(shè)計ä¸ä¹˜æ³•器數(shù)é‡çš„四種技術(shù)[/align]
ä¸‰ç¨®å°ˆç”¨äºŽè®Šé »å™¨çš„ä¹˜æ³•å™¨ç¯€(jié)çœæŠ€è¡“(shù)
1. å°ç¨±æŠ½å–和內(nèi)æ’æ¿¾æ³¢å™¨
系數(shù)å°ç¨±çš„DDCæŠ½å–æ¿¾æ³¢å™¨å’ŒDUCå…§(nèi)æ’æ¿¾æ³¢å™¨å¯ä»¥ç”¨ä¾†ç²å¾—最多50%的乘法器節(jié)çœæ•ˆæžœã€‚在å°ç¨±æ¢ä»¶ä¸‹ï¼Œn個抽é çš„FIR濾波器系數(shù)h(0)ã€h(1)ã€â€¦ã€h(n)滿足h(k)ï¼h(nï¼k){0≤k≤nï½.
由于h(k)ï¼h(nï¼k)ã€h(k)與兩個相關(guÄn)樣本之和的乘ç©å¯ä»¥ä¸€æ¬¡å®Œæˆï¼Œå› æ¤æ‰€éœ€ä¹˜æ³•器的數(shù)é‡å¯ä»¥æœ€å¤šæ¸›å°‘2å€ï¼ˆå°äºŽå¶æ•¸(shù)個系數(shù))。在FPGAä¸ï¼Œå¯ä»¥åˆ©ç”¨ä½Žæˆæœ¬çš„é€ä½é€²(jìn)ä½é‚輯實ç¾(xià n)使用相åŒç³»æ•¸(shù)的兩個數(shù)據(jù)æ¨£æœ¬çš„åŠ æ³•ã€‚
2. 通éŽåˆ†å¸ƒå¼é‹(yùn)算功能并利用EBRå˜å„²å™¨å¡Šå¯¦ç¾(xià n)FIR濾波器
å°ä¹˜æ³•器密集應(yÄ«ng)用(如DDC或DUC)來說,F(xià n)PGA資æºçš„高效使用特別é‡è¦ã€‚å°‡å˜å„²å™¨å’ŒLUTçµ(jié)æ§‹(gòu)資æºç”¨ä½œä¹˜æ³•器å¯ä»¥é¡¯è‘—æå‡å¯¦ç¾(xià n)效率。EBR和這種çµ(jié)æ§‹(gòu)的分布å¼å˜å„²å™¨å¯ä»¥ç”¨ä½œä½¿ç”¨åˆ†å¸ƒå¼å˜å„²å™¨æŠ€è¡“(shù)çš„FIR濾波器乘法器。分布å¼å˜å„²å™¨æŠ€è¡“(shù)也被稱為軟乘法技術(shù),使用這種技術(shù)通常å¯ä»¥ä½¿FPGA器件ä¸çš„乘法器數(shù)é‡å¢žåŠ 2到5å€ã€‚
從圖3å¯ä»¥çœ‹å‡ºå¦‚何使用EBR實ç¾(xià n)使用分布å¼ç®—è¡“(shù)技術(shù)çš„FIR濾波器。樣本被串行移ä½é€²(jìn)EBR地å€ç¸½ç·šã€‚在EBRå…§(nèi)部有一個é (yù)計算的çµ(jié)果乘法表以åŠå¸¶åˆé©ç³»æ•¸(shù)çš„å„å€‹è¼¸å…¥æ¨£æœ¬æ¯”ç‰¹ï¼ˆåœ°å€æ¯”ç‰¹ï¼‰ç¸½å’Œã€‚ç´¯åŠ å™¨å°‡ç´¯åŠ n個(n是樣本比特分辨率)ä¸é–“çµ(jié)果,并在n個時é˜å‘¨æœŸåŽæä¾›å®Œæ•´çš„FIR濾波çµ(jié)果。
[align=center]

圖3:將塊å˜å„²å™¨ç”¨ä½œFIR乘法器[/align]
3. CICæ¿¾æ³¢å™¨ä½¿ç”¨åŠ æ³•å™¨è€Œä¸æ˜¯ä¹˜æ³•器
用CIC乘法器代替æŸäº›å…§(nèi)æ’/抽å–FIR濾波器éˆéƒ¨åˆ†æ˜¯å¦ä¸€ç¨®æ¸›å°‘實ç¾(xià n)所需乘法器數(shù)é‡çš„æ–¹æ³•。CIC乘法器沒??/ä¸‹è®Šé »é€šå¸¸è¦æ±‚數(shù)百階的大范åœé€ŸçŽ‡è®ŠåŒ–ã€‚é«˜é€ŸçŽ‡è®ŠåŒ–å…§(nèi)æ’æˆ–æŠ½å–æ¿¾æ³¢å™¨åœ¨ç¡¬ä»¶æ–¹é¢éžå¸¸æ˜‚貴。CIC濾波器也被稱為Hogenauer濾波器,å¯ä»¥ç”¨ä½œä½Žæˆæœ¬çš„é«˜å› æ•¸(shù)æŠ½å–æˆ–å…§(nèi)æ’æ¿¾æ³¢å™¨ã€‚它們å¯ä»¥ç”¨ä¾†åœ¨æ•¸(shù)å—系統(tÇ’ng)ä¸å–å¾—ä»»æ„çš„å’Œå¾ˆå¤§çš„é€ŸçŽ‡è®ŠåŒ–ï¼Œå¹¶èƒ½å¤ åƒ…ä½¿ç”¨åŠ æ³•å™¨å’Œæ¸›æ³•å™¨é«˜æ•ˆå¯¦ç¾(xià n)ã€‚å› ç‚ºFPGA有很快的進(jìn)ä½éˆç”¨äºŽå¯¦ç¾(xià n)åŠ æ³•å™¨ï¼Œå› æ¤CIC濾波器éžå¸¸é©åˆFPGA實ç¾(xià n)。ç©åˆ†å™¨å’Œæ¢³ç‹€æ¿¾æ³¢å™¨çš„çµ(jié)æ§‹(gòu)與特性請åƒè¦‹è¡¨2。
[align=center]

表2:梳狀濾波器和ç©åˆ†å™¨çš„çµ(jié)æ§‹(gòu)與特性[/align]
利用IPæ ¸å¯¦ç¾(xià n)è®Šé »å™¨å’ŒOFDM
用Latticeçš„FPGA實ç¾(xià n)DDC或DUCè®Šé »å™¨ç›¸ç•¶(dÄng)ç°¡å–®ï¼Œå› ç‚ºFPGAæä¾›äº†ä½œç‚ºIPå…§(nèi)æ ¸ä½¿ç”¨çš„é‡è¦çµ„æˆå™¨ä»¶ã€‚å°‡CIC濾波器用作數(shù)據(jù)速率轉(zhuÇŽn)æ›ä¸å…§(nèi)æ’器的應(yÄ«ng)用如圖4所示,它給出了用作數(shù)å—無線應(yÄ«ng)用ä¸çš„è®Šé »å™¨çš„CICå…§(nèi)æ’器的使用。
[align=center]

圖4:用于數(shù)å—無線電應(yÄ«ng)用的數(shù)å—ä¸Šè®Šé »å™¨[/align]
數(shù)å—ä¸Šè®Šé »å™¨ä½¿ç”¨ä»¥ä¸‹ä¸€äº›IPå…§(nèi)æ ¸é…置:
1. FIR濾波器(63個抽é 的內(nèi)æ’æ¿¾æ³¢å™¨ï¼‰ï¼›
2. FIR濾波器(31個抽é 的內(nèi)æ’æ¿¾æ³¢å™¨ï¼‰ï¼›
3. CIC濾波器(速率在8到2K之間å¯ç·¨ç¨‹çš„å…§(nèi)æ’CIC濾波器);
4. NCO(帶æ£å¼¦å’Œä½™å¼¦è¼¸å‡ºçš„NCO)。
LatticeECP2/M的優(yÅu)å‹¢
LatticeECP2/Mç³»åˆ—ä½Žæˆæœ¬FPGA具有多種與WiMax系統(tÇ’ng)è¨(shè)計高度相關(guÄn)çš„é«˜æ€§èƒ½ç‰¹æ€§ã€‚åœ¨å…¶ä»–ä½Žæˆæœ¬FPGA系列器件ä¸å¾ˆé›£æ‰¾åˆ°é€™äº›ç‰¹æ€§ï¼Œè€Œåªèƒ½åœ¨æ˜‚貴的高端FPGA產(chÇŽn)å“䏿‰èƒ½æ‰¾åˆ°ï¼š
1. 帶硬連線的乘法器ã€åŠ æ³•å™¨/ç´¯åŠ å™¨æ¨¡å¡Šå’Œç®¡ç·šç´šçš„é«˜æ€§èƒ½DSP模塊;
2. 速率高é”(dá)3.125Gbpsçš„SERDES收發(fÄ)器通é“,支æŒç„¡ç·šé›»é 部和基帶數(shù)å—æ¿ä¹‹é–“çš„CPRIå’ŒOBSAI接å£ï¼›
3. 在LatticeECP2/Må˜å„²å™¨å¢žå¼·(qiáng)系列產(chÇŽn)å“䏿•¸(shù)é‡çœ¾å¤šçš„18kB EBRå˜å„²å™¨å¡Šï¼›
4. 支æŒADC/DAC接å£çš„高速LVDS I/O,輸入和輸出速率å‡å¯é«˜é”(dá)840Mbpsï¼›
5. ä½Žæˆæœ¬çš„LatticeECP2/M系列器件å‡å¯æä¾›é€™äº›è±å¯Œå’Œé«˜æ€§èƒ½çš„資æºï¼Œè€Œåƒ¹æ ¼é (yuÇŽn)低于其他FPGA器件。WiMax系統(tÇ’ng)è¨(shè)計師還能使用多種è¨(shè)計技術(shù)減少所需DSP乘法器的數(shù)é‡ï¼Œå¾žè€Œè®“用戶有å¯èƒ½ä½¿ç”¨æ›´å°ã€æ›´ä¾¿å®œçš„FPGA器件。