摘要：EnDat接口是HEIDENHAIN專為編碼器設(shè)計(jì)的數(shù)字式、全雙工同步串行的數(shù)æ“š(jù)傳輸協(xié)è­°，具有傳輸速度快、功能強(qiáng)大、連線簡(jiÇŽn)å–®、抗干擾能力強(qiáng)等優(yōu)點(diÇŽn)，是編碼器、光柵尺數(shù)æ“š(jù)傳輸?shù)耐ㄓ媒涌?。本文闡述了EnDat接口的特點(diÇŽn)、功能、時(shí)序和數(shù)æ“š(jù)傳輸、OEM數(shù)æ“š(jù)存儲(chÇ”)，同時(shí)介紹了編碼器數(shù)æ“š(jù)采集后續(xù)電路設(shè)計(jì)方案、基于FPGA模塊設(shè)計(jì)的原理和原則。 é—œ(guān)鍵詞：EnDat 編碼器 數(shù)æ“š(jù)采集 FPGA 一 概述 絕對(duì)式編碼器利用自然二進(jìn)制、循環(huán)二進(jìn)制（格雷碼）或PRC碼對(duì)碼盤上的物理刻線進(jìn)行光電轉(zhuÇŽn)換，將連接軸的轉(zhuÇŽn)å‹•(dòng)角度量轉(zhuÇŽn)換成相應(yÄ«ng)的電脈沖序列并以數(shù)字量輸出。它具有體積小、精度高、接口數(shù)字化及絕對(duì)定位等優(yōu)點(diÇŽn)，被廣泛應(yÄ«ng)用于雷達(dá)、轉(zhuÇŽn)臺(tái)、機(jÄ«)器人、數(shù)控機(jÄ«)床和高精度伺服系統(tÇ’ng)等諸多領(lǐng)域。絕對(duì)式編碼器的數(shù)æ“š(jù)輸出以同步串行輸出為主，EnDat接口是海德漢專為編碼器設(shè)計(jì)的數(shù)字式、全雙工同步串行接口。它不僅能為增量式和絕對(duì)式編碼器傳輸位置值，同時(shí)也夠傳輸或更新存儲(chÇ”)在編碼器中的信息，或保存新的信息。由于使用了串行傳輸方式，所以只需四條信號(hào)ç·š，在后續(xù)電子設(shè)備的時(shí)鐘激勵(lì)下，數(shù)æ“š(jù)信息被同步傳輸。數(shù)æ“š(jù)類型（位置值、參數(shù)、診斷信息等）由后續(xù)電子設(shè)備發(fā)送給編碼器的模式指令選擇決定。 二 EnDat接口介紹 1.EnDat接口的特點(diÇŽn) ★高性能低成本：通用的接口適用于所有的增量和絕對(duì)式編碼器，更經(jÄ«ng)æ¿Ÿ(jì)的電能消耗，小的尺寸和緊湊的連接方式，快速系統(tÇ’ng)配置，零點(diÇŽn)可根據(jù)偏置值浮動(dòng)。 ★更好的信號(hào)質(zhì)量：編碼器內(nèi)部特別的優(yōu)化提高了系統(tÇ’ng)精度，為數(shù)控系統(tÇ’ng)提供更好的輪廓精度。 ★更好的實(shí)用性：自動(dòng)系統(tÇ’ng)配置功能；數(shù)字信號(hào)提高了系統(tÇ’ng)的可靠性；監(jiān)控與診斷信息有利于系統(tÇ’ng)的安全；冗余碼校驗(yàn)有利于可靠的信號(hào)傳輸。 ★提高了系統(tÇ’ng)的安全性：兩個(gè)獨(dú)立的位置信息及錯(cuò)誤信息位，數(shù)æ“š(jù)çš„æ ¡é©—(yàn)和及應(yÄ«ng)ç­”。 ★適用于先進(jìn)的技術(shù)發(fā)展：（高的分辨率、短的控制周期，最快16M時(shí)鐘，安全設(shè)計(jì)理念）適用于直接驅(qÅ«)å‹•(dòng)技術(shù)。 [align=center] 圖1 EnDat接口編碼器數(shù)æ“š(jù)采集原理圖[/align] 2.EnDat2.2編碼器性能的提高 ★傳輸位置值與附加信息可同時(shí)傳輸：附加信息的類型可通過(guò)存儲(chÇ”)地址選擇碼選擇。 ★編碼器數(shù)æ“š(jù)存儲(chÇ”)區(qÅ«)域包括編碼器制造商參數(shù)、OEM廠商參數(shù)、運(yùn)行參數(shù)、運(yùn)行狀態(tài)，便于系統(tÇ’ng)實(shí)現(xiàn)參數(shù)配置。 ★EnDat2.2編碼器實(shí)現(xiàn)了全數(shù)字傳輸，增量信號(hào)的處理在編碼器內(nèi)部完成（內(nèi)ç½®14Bitç´°(xì)分），提高了信號(hào)傳輸?shù)馁|(zhì)量和可靠性，可實(shí)現(xiàn)更高的分辨率。 ★監(jiān)控和診斷功能，報(bào)警條件包括：光源失效、信號(hào)幅值不足、位置計(jì)算錯(cuò)誤、運(yùn)行電壓太低或太高、電流消耗太大等；當(dāng)編碼器的一些極限值被接近或超過(guò)時(shí)提供警告信號(hào)。 ★更寬的電壓范圍（3.6～14V）和傳輸速率（16M）。 3.時(shí)序和OEM數(shù)æ“š(jù)存儲(chÇ”) 在每一幀同步數(shù)æ“š(jù)傳輸時(shí)一個(gè)數(shù)æ“š(jù)包被發(fā)送，傳輸循環(huán)從時(shí)鐘的第一個(gè)下降沿開始測(cè)量值被保存，計(jì)算位置值。在兩個(gè)時(shí)鐘脈沖（2T）后，后續(xù)電子設(shè)備發(fā)送模式指令“編碼器傳輸位置值”（帶或不帶附加信息）。 在計(jì)算出了絕對(duì)位置值后（tcal——-見圖2 ），從起始位開始編碼器向后續(xù)電子設(shè)備傳輸數(shù)æ“š(jù)，后續(xù)的錯(cuò)誤位F1å’ŒF2（只存在于EnDat2.2指令中）是為所有的監(jiān)控功能和故障監(jiān)控服務(wù)的群組信號(hào)，他們的生成相互獨(dú)立，用來(lái)表示可能導(dÇŽo)致不正確位置信息的編碼器故障。導(dÇŽo)致故障的確切原因保存在“運(yùn)行狀態(tài)”存儲(chÇ”)區(qÅ«)，可以被后續(xù)電子設(shè)備查詢。 從最低位開始，絕對(duì)位置值被傳輸，數(shù)æ“š(jù)çš„é•·(zhÇŽng)度由使用的編碼器類型決定。傳輸位置值所需的時(shí)鐘脈沖數(shù)保存在編碼器制造商的參數(shù)中。位置值數(shù)æ“š(jù)的傳輸以循環(huán)冗余檢測(cè)碼結(jié)束。 [align=center] 圖2 ç„¡(wú)附加信息的位置值傳輸[/align] 位置值如果帶附加信息，緊接在位置值后的是附加信息1å’Œ2，他們也各以一個(gè)CRC結(jié)束。附加信息的內(nèi)容由存儲(chÇ”)區(qÅ«)的選擇地址決定，然后在后面的采樣周期里被傳輸。在后續(xù)的傳輸中一直傳輸該信息，直到新的存儲(chÇ”)區(qÅ«)被選擇。在數(shù)æ“š(jù)字的結(jié)å°¾，時(shí)鐘信號(hào)必須置高電平。10us到30us或1.25us到3.75us（EnDat2.2可編程的恢復(fù)時(shí)é–“tm）后，數(shù)æ“š(jù)線回到低電平，然后，新的數(shù)æ“š(jù)傳輸可在新的時(shí)鐘信號(hào)下開始。 [align=center] 圖3 帶附件信息的位置傳輸[/align] 同時(shí)，編碼器為參數(shù)提供了不同的存儲(chÇ”)區(qÅ«)，它們可以被后續(xù)電子設(shè)備讀取，這些區(qÅ«)域可以被編碼器制造商、OEM廠商甚至最終用戶寫入。一些特定的區(qÅ«)域是可以被寫保護(hù)çš„。不同系列的編碼器支持不同的OEM存儲(chÇ”)區(qÅ«)和不同的地址范圍。因此，每一個(gè)編碼器必須讀取OEM存儲(chÇ”)區(qÅ«)的分配信息?；诖嗽?，后續(xù)電子電路應(yÄ«ng)基于相對(duì)地址編程，而不能使用絕對(duì)地址。 三 EnDat接口后續(xù)電子設(shè)備的電路設(shè)計(jì)方案 使用者可以根據(jù)EnDat接口協(xié)議和電路電氣特性自行設(shè)計(jì)接口電路進(jìn)行數(shù)æ“š(jù)采集與處理，同時(shí)海德漢也提供了特定的數(shù)æ“š(jù)處理芯片供用戶選擇。如果用戶自行設(shè)計(jì)電路，需遵循EnDat接口的電氣特性，并需要掌握EnDat接口的協(xié)è­°，保證嚴(yán)格遵循協(xié)議的時(shí)序要求和數(shù)æ“š(jù)幀格式。而如果采用海德漢提供的數(shù)æ“š(jù)處理芯片，則可以簡(jiÇŽn)化設(shè)計(jì)，用戶只需配置FPGA的寄存器，按照芯片可接受的指令格式發(fā)送指令，就可獲得需要的數(shù)æ“š(jù)。 通過(guò)遵循RS 一485 （差分信號(hào)）標(biāo)準(zhÇ”n)的收發(fā)元件，在后續(xù)電子設(shè)備發(fā)出的同步時(shí)鐘激勵(lì)下，數(shù)æ“š(jù)（位置值和參數(shù)）可以在編碼器和后續(xù)電子設(shè)備之間雙向傳輸。 å›› FPGA+軟件宏 海德漢的合作伙伴MAZet公司針對(duì)Xilinx公司的Virtexå’ŒSpartan系列及Altera公司的Acexå’ŒCyclone系列提供了EnDat協(xié)議的軟件宏，根據(jù)客戶需求，MAZet公司還可以提供定制軟核。該軟核實(shí)現(xiàn)了EnDat接口的所有功能，用戶可通過(guò)6位地址線和16位數(shù)æ“š(jù)線與微控制器進(jìn)è¡Œ8位或16位的數(shù)æ“š(jù)傳輸。下面是FPGA的模塊圖和電路設(shè)計(jì)。 [align=center] 圖4 FPGA模塊圖[/align] [align=center] 圖5 編碼器和后續(xù)電路連接模塊圖[/align] 五 結(jié)束語(yÇ”) 海德漢公司的EnDat接口在很多行業(yè)已得到廣泛的應(yÄ«ng)用，現(xiàn)在它又被提升到嶄新高度。雙向EnDat 2.2接口的時(shí)鐘頻率現(xiàn)已提高到16 MHz，能滿足直接驅(qÅ«)å‹•(dòng)這類高動(dòng)æ…‹(tài)性能要求的應(yÄ«ng)用，特別是電子工業(yè)的應(yÄ«ng)用，時(shí)鐘頻率從8 MHz提高到16 MHz不僅將大大縮短讀取位置信息所需時(shí)間，還可以大幅縮短控制環(huán)的周期。同時(shí)ç°¡(jiÇŽn)å–®、經(jÄ«ng)æ¿Ÿ(jì)的系統(tÇ’ng)設(shè)計(jì)為客戶提供了方便，強(qiáng)大的功能和通用性及具有前瞻的安全設(shè)計(jì)理念引導(dÇŽo)編碼控制技術(shù)不斷向前發(fā)展. 參考文獻(xiàn) [1]EnDat位置編碼器雙向數(shù)字接口 海德漢技術(shù)資料 [2]高安全性控制技術(shù) 海德漢技術(shù)資料 [3]EnDat接口技術(shù)手冊(cè) 海德漢技術(shù)資料