1 引 言 借助于微電子技術的長足發展，以硅器件為基礎的電力電子技術因大功率場效應晶體管（功率MOS）和絕緣柵雙極晶體管（IGBT）等新型電力電子器件的全面應用而臻于成熟。目前，這些器件的開關性能已隨其結構設計和制造工藝的相當完善而接近其由材料特性決定的理論極限，依靠硅器件繼續完善和提高電力電子裝置與系統性能的潛力已十分有限。于是，依靠新材料滿足新一代電力電子裝置與系統對器件性能的更高要求，早在世紀交替之前就在電力電子學界與技術界形成共識，對碳化硅電力電子器件的研究與開發也隨之形成熱點。 作為一種寬禁帶半導體材料，碳化硅不但擊穿電場強度高、熱穩定性好，還具有載流子飽和漂移速度高、熱導率高等特點，可以用來制造各種耐高溫的高頻大功率器件，應用于硅器件難以勝任的場合，或在一般應用中產生硅器件難以產生的效果。使用寬禁帶材料可以提高器件的工作溫度。6H- SiC å’Œ 4H-SiC的禁帶寬度分別高達3.0 eV å’Œ 3.25 eV，相應的本征溫度可高達800 °C以上；即就是禁帶最窄的3C-SiC，其禁帶寬度也在2.3eV左右。因此，用碳化硅做成的器件，其最高工作溫度有可能超過600°C。功率開關器件的反向電壓承受力與其漂移區（單極器件）或基區（雙極器件）的長度和電阻率有關，而單極功率開關器件的通態比電阻又直接決定于漂移區的長度和電阻率，因而與其制造材料擊穿電場強度的立方成反比。使用擊穿電場強度高的材料制作高壓功率開關，其電阻率不必選擇太高，器件的漂移區或基區也不必太長。這樣，不但其通態比電阻會大大降低，工作頻率也會大大提高。碳化硅的擊穿電場強度是硅的8倍，其電子飽和漂移速度也是硅的2倍，更有利于提高器件的工作頻率，因而碳化硅單極功率開關不單是通態比電阻很低，其工作頻率一般也要比硅器件高10倍以上。熱導率高則使碳化硅器件可以在高溫下長時間穩定工作。此外，碳化硅還是目前唯一可以用熱氧化法生成高品質本體氧化物的化合物半導體。這使其也可以象硅一樣用來制造MOSFETå’ŒIGBT這樣的含有MOS結構的器件。除了電力電子技術，碳化硅的主要應用領域還包括高頻電子學、高溫電子學、以及傳感器技術等。因此，包含微波電源在內的電力電子技術有可能從碳化硅材料的實用化得到的好處，就不僅僅是使用碳化硅功率開關器件對整機性能的改善，也包括材料的耐高溫能力和化學穩定性通過集成信號采集與處理系統和智能控制系統對整機性能的改善，從而可以在惡劣環境中保持良好工作狀態。 隨著直徑30mm左右的碳化硅片在1990年前后上市，以及高品質6H-SiCå’Œ4H-SiC 外延層生長技術緊隨其后的成功應用，各種碳化硅功率器件的研究和開發即蓬勃開展起來。目前，各種功率器件都已證實可改用碳化硅來制造。盡管產量、成本、以及可靠性等問題仍對其商品化有所限制，但碳化硅器件替代硅器件的過程已經開始。美國的Cree公司和德國的Infineon公司（西門子集團）都已有耐壓600V、電流10A或12A以下的碳化硅肖特基勢壘二極管系列產品出售，一支4A器件目前售價僅4美圓。碳化硅肖特基勢壘二極管投入市場，一下子將肖特基勢壘二極管的應用范圍從250V（砷化鎵器件）提高到600V。同時，其高溫特性特好，從室溫到由管殼限定的175℃，反向漏電流幾乎沒有什么增加。若采用適當的管殼，這種新器件的工作溫度可超過300℃。目前，許多公司已在其IGBT變頻或逆變裝置中用這種器件取代硅快恢復二極管，取得提高工作頻率、大幅度降低開關損耗的明顯效果，其總體效益遠遠超過碳化硅器件與硅器件的價差。要不了多少年，電力電子裝置和系統的性能就會因為碳化硅器件的廣泛應用而得到極大改善。 下面，就幾種主要的碳化硅電力電子器件，從器件、材料和制造工藝的當前水平到存在的主要問題作一評述。 2 碳化硅電力電子器件 就應用要求而言，電力電子器件除了要盡可能降低靜態和動態損耗而外，還要有盡可能高的承受浪涌電流（電流在數十毫秒的瞬間數倍于穩態值）的能力。 由于浪涌電流會引起器件結溫的驟然升高，通態比電阻偏高的器件，其浪涌電流承受力注定非常低。由于單極功率器件的通態比電阻隨其阻斷電壓的提高而迅速增大，硅功率MOS只在電壓等級不超過100V時才具有較好的性能價格比。盡管硅 IGBT 在這方面有很大改進，但其開關速度比功率MOS低，不能滿足高頻應用的需要。 理論分析表明，用6H-SiCå’Œ4H-SiC制造功率MOS，其通態比電阻可以比同等級的硅功率MOS分別低100倍和2000倍。這就是說，如果用碳化硅制造單極器件，在阻斷電壓高達10 000 V的情況下，其通態壓降還會比硅的雙極器件低。而單極器件在工作頻率等方面要優于雙極器件，因而對碳化硅電力電子器件的研究開發比較集中于肖特基勢壘二極管和MOSFET，并取得較大進展；但雙極晶體管和晶閘管之類的雙極器件，特別是PIN二極管也相當受重視，進展也很快。 2.1 碳化硅肖特基勢壘二極管（SBD） 許多金屬，例如鎳（Ni）金 （Au）、鉑 （Pt）、鈀（Pd）、鈦 （Ti）、鈷 （Co） 等，都可與碳化硅形成肖特基勢壘接觸，其勢壘高度一般在1eV以上。據報道，Au/4H-SiC接觸的勢壘高度可達1.73 eV ，Ti/4H-SiC接觸的高度也有1.1 eV。6H-SiC的肖特基勢壘高度變化范圍較寬，最低只有0.5 eV，最高可達1.7 eV。 美國北卡州立大學功率半導體研究中心（PSRC）于1992年最先報道了全世界首次研制成功的6H-SiC肖特基勢壘二極管，其阻斷電壓為400V。在他們1994年的報道中，阻斷電壓提高到1000V，接近其理論設計值。隨后，對碳化硅肖特基勢壘二極管的研發活動擴展到歐洲和亞洲，使用材料擴大到4H-SiC，阻斷電壓也有很大提高。 由于高電壓下碳化硅的肖特基勢壘比硅薄，進一步提高碳化硅肖特基勢壘二極管的阻斷電壓就會受到隧穿勢壘的反向漏電流的限制。計算表明，對一個高度為1eV 的典型碳化硅肖特基勢壘，與碳化硅臨界擊穿電場3MVcm-1相對應的最高擊穿電壓下的勢壘寬度只有3 nm 左右。這正好是發生電子隧穿的典型寬度。為了充分發揮碳化硅臨界擊穿電場強度高的優勢，可采用如圖1所示的pn結肖特基勢壘復合結構（簡稱JBS或MPS）來排除隧穿電流對實現最高阻斷電壓的限制。這種結構原本是對硅器件提出來的。由于pn結的勢壘高度與半導體的禁帶寬度有關，而肖特基勢壘高度只決定于金屬與半導體的功函數差，因而這兩種勢壘的高度之差對寬禁帶半導體來說可以很大。這樣，當JBS器件正偏置時，肖特基勢壘區可因勢壘低而首先進入導通狀態，成為器件的主導，而pn結則因開啟電壓較高而基本不起作用；但在反偏狀態，pn結正好可以發揮其高勢壘的作用，在高反壓下以迅速擴展的耗盡區為肖特基勢壘屏蔽強電場，從而使反向漏電流大幅度下降。JBS與單純肖特基勢壘二極管一樣，仍然是一種多數載流子器件，其反向恢復時間可降低到幾個納秒，只有硅快速二極管和碳化硅高壓pn結二極管的十分之一。 JBS目前的困難在于p型碳化硅的歐姆接觸較難形成，因為用離子注入法對碳化硅進行p型摻雜需要很高的退火溫度，在碳化硅中很難形成p+區。采用Baliga提出的凹槽肖特基勢壘二極管 （TSBS） 結構可以獲得與JBS類似的效果，卻可避免p型摻雜。在碳化硅外延層的表面和表層凹槽的表面分別用功函數不同的兩種金屬形成高低不同的肖特基勢壘。低勢壘接觸在表面，高勢壘接觸在凹槽表面，后者為前者起削弱反向電場的作用。實驗表明，如果這兩種接觸的勢壘高度以及臺面寬度和凹槽深度搭配得當，器件的反向漏電流可以大大降低。 目前，對大功率碳化硅肖特基勢壘二極管的研究開發已達到小面積（直徑0.5 mm以下）器件的反向阻斷電壓超過4000 V，大面積（直徑超過1 mm）器件也能達到1000 V左右的水平。例如，在2001年中已有140A/800V 4H-SiC JBS的報導。在同年的另一報導中，反向電壓高達1200Vçš„4H-SiC肖特基勢壘二極管已做到直徑3mm，其正向電流密度高達300 Acm-2，而相應的正向壓降只有2V。 2.2 碳化硅場效應器件 碳化硅功率MOSFET在結構上與硅功率MOSFET沒有太大區別，一般也都采用DMOS或UMOS結構。但是，由于碳化硅的臨界擊穿電場強度較高，UMOS凹槽彎角處的氧化層電場往往很高，超過氧化層所能承受的范圍，導致破壞性失效。同時，由于SiC-SiO2界面比Si-SiO2界面電荷密度高，一般在7×1011～5×1012 cm-2×eV-1范圍，受SiC-SiO2界面的影響，碳化硅DMOS或UMOS的溝道電子等效遷移率低到只有1～7 cm2/V.s，使溝道電阻遠大于漂移區電阻，成為決定器件通態比電阻大小的主要成分。研究發現，這個問題不解決，碳化硅MOSFET的通態比電阻甚至比硅MOSFET還高。為此，Baliga提出了一種被稱作ACCUFET的結構設計，如圖3所示。這里，字母ACCU取自accumulation。這種結構的特點是用p+ 隱埋層在柵氧化層下的n- 表面產生一極薄的耗盡區。隱埋的深度和n-區雜質濃度要選擇得能使氧化層與隱埋層之間的n- 區完全被p+n- 結的內建電勢耗盡，從而構成一個常閉型場效應器件。用正柵壓將n- 耗盡區轉換成電子累積區，器件即被開通。這種結構通過p+n- 結對柵氧化物下半導體層的屏蔽，有效地將氧化物中的電場強度限制在1 MVcm-2左右的安全范圍內。加上柵氧化層采用淀積而非熱生長的方式形成，明顯地降低了器件的通態比電阻。采用這種結構，2000年已有用4H-SiC實現阻斷電壓2000V以上，最高可達7000V的報導，其通態比電阻要比硅ACCUFET 低250倍。 碳化硅MESFETå’ŒJFET是另一類非常有特色和潛在應用價值的場效應器件。由于這一類器件沒有SiC-SiO2界面，其溝道載流子的等效遷移率較高，對 6H-SiCå’Œ4H-SiC都能達到300 cm2/（V×s），因而將碳化硅MESFET作為微波器件來開發。早期的理論計算表明，碳化硅MESFET的微波功率產生能力有可能達到10 GHz、65 W （ 4W/mm ）。近幾年的研發實踐證明這一目標完全可以實現。 隱埋柵JFET因為沒有對使用溫度有較大限制的肖特基接觸，其工作溫度較高，可作為耐高溫大功率器件使用。2000å¹´, 4H-SiC JFET 的研發水平達到1800 V，這是一個1.5 A縱向導電器件，其芯片面積 2.3 mm2，通態比電阻 24.5 mWcm2。該器件靠隱埋柵和p+n- 結自建電場在漂移區產生的耗盡層形成常閉狀態。若同時在上下柵極上加正偏壓，使導電溝道展寬，則通態比電阻將隨之縮小。實驗器件的芯片大小為1.9´1.9 mm2, 有源區面積2´10-2 cm2，n- 外延層雜質濃度為7´1014 cm-3，厚度為75 mm。該器件的阻斷電壓高達5.5 kV，柵壓加到2.6 V時的通態比電阻只有218 mWcm2。 與JFET屬于同一種類型的碳化硅靜電感應晶體管（SIT）也是微波功率器件的主要研發對象，其主要用途是微波加熱。1998年已有頻率1.3 GHz，脈沖輸出功率400 W的報道。 2.3碳化硅功率雙極器件 用碳化硅可以制造阻斷電壓很高的雙極器件，譬如高壓pin二極管和晶閘管等。按理論計算，設計一個反向阻斷電壓為25 kV的碳化硅pin二極管，其n- 區雜質濃度只須低到5´1013 cm-3，厚度只要0.2 mm，少子壽命只須20ms。如果用硅做一個同樣的器件，則其n- 區的雜質濃度須低到1012 cm-3，厚度至少2 mm，少子壽命還須高達400ms。顯然，用硅來做耐壓這樣高的器件是不可能的，而對碳化硅則不難。 碳化硅pn結二極管通常用液相外延法或氣相外延法制成p+n-n結構，分平面型和臺面型。習慣上，人們也將其稱為pin二極管。目前常見報道的碳化硅pin二極管使用的材料是6H-SiCå’Œ4H-SiC，也有使用硅襯底上的異質外延3C-SiC的，但反向電壓承受能力最高的還是用6H-SiCå’Œ4H-SiC制造的器件。高壓碳化硅pin二極管也要采用終端保護，但一切適合于高壓硅器件的終端技術原則上也都對碳化硅適用。目前，接近20 kV的碳化硅pin二極管已見報道。日本的Sugawara 研究室采用JTE（Junction Termination Extension）終端技術，用4H-SiC做出了12 kVå’Œ19 kV的臺面型pin二極管，這兩種器件的n- 區雜質濃度分別為2´1014cm-3å’Œ8´1013 cm-3，厚度分別為0.12 mmå’Œ0.2 mm。這些實驗數據已比較接近上述的理論預期值，表明實用碳化硅二極管的阻斷電壓主要受輕摻雜厚外延技術的限制。 隨著硅功率MOSå’ŒIGBT的推廣應用，硅大功率雙極晶體管（BJT）已逐漸淡出電力電子技術的應用舞臺。但是碳化硅器件研發熱潮的掀起，也引起了一些研究者對開發碳化硅BJT的興趣，因為BJT畢竟不像MOSFET那樣會遇到氧化層品質嚴重影響器件特性的問題。碳化硅BJT的基本結構。早期工作主要使用6H-SiCå’Œ3C-SiC材料，近幾年傾向于使用 4H-SiC。這主要是因為3C-SiC的襯底問題還未能很好解決，而6H-SiCå’Œ4H-SiC的大尺寸晶體生長技術發展很快，但6H-SiC的電子遷移率沒有4H-SiC的高。開發碳化硅BJT的主要問題是提高電流增益。早期6H-SiC BJT的電流增益只有10左右，這主要受基區載流子復合的限制。而縮短基區以適應短壽命載流子輸運要求的辦法，又會使基區橫向電阻增高。比較有希望的解決辦法是用寬禁帶材料做發射極，用行之有效的異質結結構來提高少數載流子的注入效率，并保持基區的低電阻。由于碳化硅原本就有多種禁帶寬度不同的同質異晶型，異質結的實現應不困難。例如可用液相外延法在3C-SiC上外延6H-SiC，或在6H-SiC上外延4H-SiC作寬禁帶發射極。2001年，阻斷電壓高達1800 V çš„4H-SiC BJT的電流增益已可達到20。 與硅晶閘管類似，若將圖6所示結構中的n+集電區換成p+ 薄層，作成pnpn 結構，即構成碳化硅晶閘管。這種器件在兼顧開關頻率、功率處置能力和高溫特性方面最能發揮碳化硅的材料特長。與碳化硅功率MOS相比，對3000V以上的阻斷電壓，其通態電流密度可以高出幾個數量級，因而特別適合于交流開關方面的應用。對于直流開關方面的應用，則是碳化硅GTO（門極可關斷晶閘管）之所長。 第一個用6H-SiC制作晶閘管的報道發表于1994年。該項研究用n+ åž‹6H-SiC做襯底，用外延法生長n型或p型長基區。限于當時的材料水平，具有6.5 mm 厚、摻雜濃度為2.7´1015 cm-3 çš„n型長基區的器件只能承受98 V 正向阻斷電壓，而具有8 mm 厚、摻雜濃度為1.8´1016 cm-3 çš„p型長基區的器件卻能承受600 V 正向阻斷電壓。第一個用4H-SiC制作晶閘管的報道發表于1995å¹´, 其阻斷電壓也是600 V。由于當前對阻斷電壓4500 V以上的GTO需求量很大，最近對碳化硅晶閘管的研發活動開始向GTO集中。2000年已有阻斷電壓高達3100 V，50℃下關斷增益仍高達41çš„4H-SiC GTO的報道。 關于碳化硅IGBT的研究和開發工作起步較晚，2000年才首次有所報道。 3 碳化硅器件的材料與制造工藝 在半導體科學與技術的發展進程中，碳化硅材料與器件的研發起步較早但其前期進展十分緩慢，其原因主要在于碳化硅晶體生長技術的特殊性。這個問題在1990年前后得到初步解決之后，馬上就出現了碳化硅器件蓬勃發展的局面，這在很大程度上得益于碳化硅器件工藝對硅器件工藝的極大兼容和借鑒。所以，一旦材料制備工藝臻于成熟，碳化硅器件和集成電路就會比其他化合物半導體的器件和集成電路發展更快。 3.1 碳化硅材料制備 由于碳化硅在常壓下難以生成熔體，加熱到2400°C 左右就會升華，因而難以象一般晶體那樣通過籽晶在熔體中的緩慢生長來制備單晶，大多采用升華法讓籽晶直接在碳化硅蒸汽中生長。其難度自然比鍺、硅、砷化鎵等常用半導體的制備困難得多，以至碳化硅晶體和晶片市場長期由Cree公司獨家經營，直徑30mm左右的高密度缺陷晶片都曾賣到過每片1000美圓以上的高價。盡管目前歐洲、日本以及美國的其他公司（例如Sterling-ATMI å’ŒLitton-Airtron）也能生產和出售碳化硅晶片，但世界范圍內研究和生產碳化硅器件使用的4H-SiCå’Œ6H-SiC晶片仍主要由Cree公司提供。售價也仍然那樣高，只不過直徑增大到40-50mm，缺陷密度已大大降低。Cree 公司早在1999年的碳化硅及其相關材料國際會議（ICSCRM）上就展示了100mm大直徑4H-SiCå’Œ6H-SiC晶片樣品，并于當年10月開始出售直徑75mm的晶片，但迄今為止仍以出售50mm晶片為主。不過，其微管缺陷密度越來越低，現已降到100cm-2 以下，優質晶片的微管密度已達到不超過15cm-2的水平。從器件制造的角度，要求碳化硅晶體生長技術的進一步改善能滿足生產直徑超過100mm、微管密度低于 0.5cm-2、位錯密度低于 104 cm-2的優質晶錠的要求。 微管是一種肉眼都可以看得見的宏觀缺陷，其密度直接決定著碳化硅器件有效面積的大小。在碳化硅晶體生長技術發展到能徹底消除微管缺陷之前，大圓片二極管和晶閘管之類的大功率電力電子器件就難以用碳化硅來制造。不過，微管可能只是4H-SiCå’Œ6H-SiC這樣具有立方與六方混合結構的晶體所特有的缺陷。純立方結構的3C-SiC雖然迄今尚無晶錠問世，但日本的Hoya公司已宣稱可以生長厚達2mmçš„6英寸無位錯薄片，而且在這種晶片中未發現微管。如果微管確實只是一種與晶體結構有關而與生長工藝關系不大的本征缺陷，那么，開發3C-SiC的晶體生長技術對發展碳化硅電力電子器件以及整個電力電子技術的意義也就不言而喻了。 制造碳化硅電力電子器件目前仍主要采用4H-SiC或6H-SiC晶片為襯底，以高阻外延層作為反向電壓的阻斷層。因此，高阻厚外延技術成為碳化硅外延工藝的研發重點。碳化硅的氣相同質外延一般要在1500°C以上的高溫下進行，由于有升華的問題，溫度不能太高，一般不能超過1800°C，因而生長速率較低。液相外延溫度較低、速率較高，但產量較低。目前，碳化硅同質外延一般還只能做到雜質濃度低于 1015 cm-3、厚度不超過50mm的水平。 3.2 碳化硅器件工藝 雖然碳化硅器件工藝和設備都與硅器件有很強的兼容性，但也遠不是可以原封不動地照搬。與硅相比，碳化硅器件工藝的溫度一般要高得多。碳化硅晶片較小、易碎、透明、而且價格昂貴，大公司的生產線較難適應，倒是一些大學實驗室比較靈活，成為開發碳化硅器件工藝的主力。 摻雜是最基本的器件工藝。由于一般雜質在碳化硅中的擴散系數跟在SiO2中一樣低，在適合于對碳化硅進行有效雜質擴散的溫度下，SiO2已失去了對雜質的掩蔽作用，而且碳化硅本身在這樣的高溫下也不穩定，因此不宜采用擴散摻雜，而主要靠離子注入和材料制備過程中的伴隨摻雜來滿足制造碳化硅器件的需要。 在碳化硅材料的氣相生長過程中,n 型摻雜一般用電子級純度的氮做摻雜劑，p 型摻雜一般使用三甲基鋁。n 型離子注入的雜質一般也是氮。氮離子注入對晶格的損傷比較容易用退火的方式消除。p 型離子注入的雜質一般也是鋁。由于鋁原子比碳原子大得多，注入對晶格的損傷和雜質處于未激活狀態的情況都比較嚴重，往往要在相當高的襯底溫度下進行，并在更高的溫度下退火。這樣就帶來了晶片表面碳化硅分解、硅原子升華的問題。殘留碳如果能形成石墨態碳膜，會對阻止表面繼續分解起一定作用。于是，尺寸與碳比較相當的硼也成為常用的 p 型注入雜質。目前，p 型離子注入的問題還比較多，從雜質選擇到退火溫度的一系列工藝參數都還需要優化，而 p 型離子注入對提高功率MOS的溝道遷移率又十分重要。 柵氧化物與碳化硅之間的界面缺陷對功率MOS的溝道遷移率也有十分重要的影響，因而柵氧化物的生長或淀積十分關鍵。除類似于硅的熱氧化之外，碳化硅還可用燃燒法生長柵氧化物，而且這種方法產生的界面態密度較低。用熱氧化法在NO中生長柵氧化物也能降低界面態的密度。就同樣的柵氧化物生長方法而言，6H-SiC比4H-SiC的溝道遷移率要高一些；而就體材料中的載流子遷移率而言，是4H-SiC比6H-SiC高。這說明4H-SiC的氧化物界面缺陷問題比較嚴重。 使用1400 °C高溫快速退火法， n åž‹å’Œ p åž‹4H-SiC的歐姆接觸都可以做到單位面積接觸電阻低達10-5 Wcm2量級的水平，所用的電極材料分別是Ni å’Œ Al 。不過這種接觸在400 °C以上的熱穩定性較差。對 p åž‹4H-SiC采用Al/Ni/W/Au 復合電極 可以把熱穩定性提高到600 °C 100 小時，不過其接觸比電阻高達10-3 Wcm2。采用 TaCå’Œ AlSi 合金電極也可獲得類似效果。6H-SiC比4H-SiC容易獲得低阻歐姆接觸，其接觸比電阻可低達10-6 Wcm2 。 在高壓硅器件中采用的多數終端技術和鈍化技術，比如場板、場環和結終端等也適用與碳化硅器件。除此而外，在結終端注入大劑量Ar或B，借損傷晶格形成高阻區，起類似于硅功率器件中半絕緣多晶硅（SIPOS）的作用，也有明顯效果。若在 Ar、B 離子注入后再在600 °C退火，器件的反向特性還會進一步改善. 用等離子體刻蝕法在半導體表面挖槽，在許多新型硅器件的研制中發揮了積極作用。這種方法對碳化硅功率器件的研制也是一種重要手段。但是，利用高能離子在碳化硅表面刻槽往往會在槽壁表面產生高密度缺陷。這些缺陷使載流子的表面散射加劇，是UMOS和具有類似結構的碳化硅器件溝道電子遷移率嚴重下降的主要原因。同時，槽壁粗糙還引起柵壓下降和柵極漏電流過大的問題。 4 結束語 碳化硅材料的卓越性能和碳化硅器件初露的優良特性及其更大的潛在優勢激勵著人們對之抱有不減的熱情和希望，對碳化硅電力電子器件的研究與開發因此而蓬勃開展，逐漸深入，進展越來越快。以碳化硅MOSFET為例，從1992年開始研制這種器件起，在起初的三、四年間，其阻斷電壓基本上是每13個月翻一番，隨后則幾乎每半年就翻一番。當然，對電力電子器件而言，碳化硅的材料優勢并不僅僅在于提高器件的耐壓能力。碳化硅電力電子器件要真正進入市場與硅器件競爭，更重要的一面還在其能大幅度降低功率消耗的潛力。已上市的碳化硅肖特基勢壘二極管和仍在實驗室里的其他碳化硅功率器件都證實了這一點。這是碳化硅作為制造電力電子器件的一種新材料而使電力電子技術的節能優勢更加充分發揮的切入點。碳化硅與硅在電力電子技術領域競爭的另一優勢是能夠兼顧器件的功率和頻率，以及耐高溫。這些正好都是電力電子技術的進一步發展對器件提出的基本要求，而硅和砷化鎵在這些方面都有很大的局限性。 隨著碳化硅晶體生長技術和器件制造技術的進一步完善，今后幾年內各種碳化硅電力電子器件都會在成品率、可靠性和價格獲得較大所改善，從而進入全面推廣應用的階段。這極有可能引發電力電子技術的一場新的革命。因此，碳化硅電力電子器件的誕生和開發是電力電子技術在世紀之交的一次革命性進展。