LinkedIn數據是人們生活中不可或缺的重要組成部分。受制于容量限制，人們往往需要定期地從設備上刪除“無用的”文件以釋放存儲空間。然而，許多人并沒有定期清理文件的習慣，這消耗了大量存儲空間，并在更大程度上增加了人們對存儲的需求。存儲器的兩種主要形式是NANDflash和DRAM。其中，DRAM是動態的、易變的，存取速度非常快，這使它非常適合于在短時間內存儲數據。相反，NANDflash是非易失的，這意味著它具有良好的保存能力，并且可以較好地用于人們對長期的低成本存儲要求。隨著電子消費市場需求的不斷增加，更高的速度、更高的密度和更低的生產成本已經成為這兩種存儲類型的主要目標。

如果說降低成本是半導體產業不斷向前發展的最大動力之一，那么如何提升和保持高良率則是每一種新工藝和新產品從試產到大規模量產后所要面臨的最嚴峻考驗。在這種情況下，工藝和設備的控制技術及量測和檢測等技術對于良率提升非常重要。本文從工藝控制、設備監控和在線檢測及其遇到的困難與挑戰方面重點討論了如何保持和維持高水準的良率，并在此基礎上給出了對未來的展望。

先進存儲器的良率控制難題

先進存儲器的快速發展，伴隨而來的是器件結構、材料、圖案形成技術等都要發生或大或小的改變。更小的特征尺寸和高集成度也帶來了許多物理缺陷，致使芯片生產商面臨著良率偏低和產品功能性失效的問題。

據報道，2018年初才推出的QLCNAND產品正遭遇良率問題，此類產品的良率據稱普遍不足50%。考慮到由此帶來的次品充斥市場等影響，預計2019年上半年，3DQLC芯片的低良率可能會影響到整個市場，進一步攪亂存儲芯片的市場價格。無獨有偶，去年下半年Intel發布的首款消費級QLC固態硬盤660p，采用全新主控制器及64層堆疊技術，目前也遇到了同樣的問題，良率只有48%，也就是說產品過半數要報廢掉。相比之下，其64層TLC閃存良率已經達到了90%以上。

先進的3DNAND存儲器面臨的低良率問題，非常易于理解，如圖1所示。給出了3DNAND器件的典型結構，其中與堆疊相關的電容結構的制造涉及到了幾種最重要的關鍵工藝。另外，對于先進的DRAM器件，其存儲節點電容也具有類似的結構。很明顯，與平面器件不同，垂直集成放寬了對3DNAND器件的光刻要求，取而代之的是將最復雜的工藝挑戰轉移到沉積和刻蝕上。盡管其工藝尺寸沒有縮小，但3DNAND中的每個新節點都會把器件帶到更高的垂直堆疊層數，給制造工藝也提出了許多獨特的工藝控制要求，使之不斷地給良率提升帶來巨大的挑戰。

圖1典型的3DNAND結構示意圖（來源：https://semiengineering.com/）

高深寬比存儲結構面臨的挑戰

對于3DNAND而言，首當其沖的第一大挑戰便是幾十層甚至上百層薄膜堆疊材料的生長。每家芯片生產商都有其獨特的技術，使用不同的工藝和材料也就順理成章了。例如，三星堆疊結構采用的是交替生長的氮化硅和二氧化硅層，而其他廠商可能采取氧化物和多晶硅的交替生長方式。不管具體的工藝如何，隨著更多層數的重復進行，面臨的共同挑戰是在高產量下如何生長具有精確厚度和良好均勻性的薄膜，否則在堆疊結構生長過程中，極易出現應力和缺陷控制問題，而且堆疊層在應力作用下往往會發生彎曲或翹曲現象，這會直接影響后續多重曝光時的垂直套刻的精度。另外，薄膜的厚度、均勻性、重復性也會嚴重影響存儲單元有源區的性能和后續光刻和刻蝕工藝的一致性和匹配程度。由此可見，成功實現薄膜堆疊層沉積的關鍵在于嚴格控制每一層薄膜的應力并確保良好的工藝一致性，這是保持產品高良率的決定性因素。

除此之外，溝道孔的刻蝕及字線圖形形成期間形貌的變異性及缺陷，字線金屬填充時出現的各種缺陷問題，以及在接觸孔和階梯間連接時極易發生的短路現象等，都給3DNAND的工藝控制帶來了許多不同于平面器件的新型挑戰，進而將直接影響到器件的良率上。如圖2給出了幾個典型示例。

圖23DNAND器件HAR結構面臨的主要挑戰（來源：LAM）

DRAM面臨的挑戰包括存儲節點電容形貌的變異性和缺陷、位線缺陷以及縮小特征尺寸而采用多重曝光技術導致的光刻對準偏差等，圖3中給出了一個典型的結構示意圖。改進這些工藝需要在開發階段就克服缺陷、CD偏差、對準偏差和形貌控制等方面的挑戰，就能實時同步檢測生產工藝以盡早發現各種問題，而不是等到工藝結束后再來尋找發生問題的原因。有些挑戰已經有非常明確的工藝控制和解決方案，而還有些挑戰則仍處于開發驗證階段。在這些復雜的存儲結構中，解決這些問題需要采用多種監控方法。

圖3DRAM器件HAR結構示意圖（來源：RSC）

設備監控

當涉及到顆粒缺陷時，最好從一開始就能避免它們。在之后的圖案化步驟中，顆粒會轉化為影響良率的致命缺陷，如橋接和開路，在圖4中給出了一些常見的典型缺陷類型。最大限制地控制和避免缺陷對于HAR電容結構來說至關重要，特別是在3DNAND器件制造過程中，因為它的交替薄膜生長工藝過程包含了許多層材料的持續無間斷的堆疊。清潔的工藝設備不會允許任何粒子掉入堆疊的薄膜中，因此，確保加工設備的清潔水平是避免掩埋型顆粒缺陷的非常好的方法。無圖案的晶圓檢測可以通過高采樣率的形式來監控關鍵設備的腔室，以快速發現任何顆粒相關的問題。然而，還有一些缺陷由于形成機制的緣故，有可能只是在帶有圖案化的晶圓片上才會表現出來，這在具體的產品上經常能夠看到。因此，全面的設備監控策略還應該包括對具有圖案化的晶圓進行充分的采樣，而不能僅僅通過無圖案化的檢測來判斷。

圖4一些典型的缺陷類型（來源：SPIE）

全面的設備監控策略的另一個重要方面是設備的腔體監控。這里提供一個常見的例子：單個刻蝕設備內以及設備之間的溫度、工藝參數、刻蝕速率等重要表征參數都需要良好匹配，才能有助于在晶片上實現非常均勻的刻蝕形貌，確保不同設備間溝道孔形狀的高度一致性。這種均勻性對于HAR結構的微米級深度刻蝕尤其重要，因為要達成嚴格的埃級精度要求。腔體的溫度監控可以在設備上通過設定軟件自動進行，以便能夠把當前收集到的數據與基準數據進行比較，并在檢測到異常或偏移時能夠快速發現問題并加以及時地修正。

為了使設備監控能夠有效工作，加工設備的工藝條件應盡可能地接近實際的生產環境。必然注意的是，溫度監控應該在“等離子體開啟”的刻蝕條件下進行，無圖案化的監控則應基于與產品相一致的真實薄膜堆疊結構。由于產品的工藝集成方案往往極其復雜，設備的監控策略往往還需要與其他檢測方法相搭配，例如采用在線的手段對晶圓的關鍵特征進行高靈敏度檢查和測量。

在線監測與控制

具有HAR結構的存儲器產品，需要對晶圓表面及其下方檢測到的不同類型的顆粒或缺陷進行相應的處理。

如果在HAR結構中發現掩埋型缺陷怎么辦？通常檢查可以在工藝的多個步驟中完成，以便能夠在源頭處便發現缺陷。然而，在3DNAND中，溝道孔刻蝕之前的薄膜堆疊結構是在一個工藝步驟中完成的，沒有機會暫停工藝進行檢查。如上面所討論的，在理想情況下，工藝工程師可以通過保持非常干凈的設備來避免掩埋型顆粒缺陷，但是有時候也會在工藝過程中發生與工藝集成相關的缺陷，導致其很難控制。圖5中給出了兩種典型的情況，前者在犧牲層材料去除后形成，這有可能從腐蝕液中引入，也有可能設備受到了粘污。不管如何，它對后續工藝造成的直接影響是金屬柵電極無法順利地生長，導致字線發生斷路現象。顯然，這將直接影響到器件的電學性能、可靠性及良率，而且如果無法及時的發現缺陷的來源，往往還可能導致更多的產品受到污染。

圖53DNAND器件中的兩種典型掩埋型缺陷（來源：SPIE）

很多時候，無法通過單純的設備維護來發現掩埋型缺陷問題，這促使半導體產業界不斷尋求可用于掩埋型缺陷檢測的可替代性的在線無損檢查方法。當前，一些較為簡單的檢測問題已經得到非常好的解決，例如在交替薄膜生長過程中出現的掩埋型缺陷，由于其可以改變周圍環境并在頂部表面引起擾動，而能夠通過高靈敏度的晶圓檢測設備來表征。對于圓形溝道孔，這種擾動可能導致CD變化約10％，給良率帶來非常明顯的影響。另一種解決掩埋型缺陷的檢查方法是使用晶片的破壞性回刻蝕來暴露工藝問題，例如刻蝕不足之類的缺陷，然后再在高靈敏度的設備上進行缺陷檢查。

與此同時，經過多年的探索與發展，工藝工程師們還采用了各種基于計量學的在線控制手段，來研究諸如刻蝕形貌、套刻對準和工藝窗口之類的圖案化形成時出現的問題。對于3DNAND和DRAM器件，光學散射測量的方法對HAR結構僅能提供非常有限的信息，而像TEM這樣的破壞性實驗室技術

則是目前揭示完整圖形形貌的唯一方法。目前學術界和工業界還沒有發明和制造出能夠完整的準確表征HAR形貌的非破壞性快速測量方法，例如對溝道孔或存儲節點電容的制造工藝過程進行測量。

由此可見，HAR結構中掩埋型缺陷對保證高吞吐量的生產工藝的直接檢測提出了嚴峻挑戰。值得慶幸的是，將高光譜成像與工業級光學檢測設備相結合，通過衍射輔助的等離子體共振機制的檢測方法，能夠穩定的識別HAR結構某一深度處的掩埋型缺陷。這種新型方法，其檢測深度是傳統光學方法趨膚深度的十倍左右，相關結果目前已經在實驗上得到了證明，如圖6所示。

圖6新型檢測方法能夠及時發現掩埋型缺陷（來源：Nature）

所有這些測量手段都會在后臺創造無數的數據信息流，而工廠在此之前必須建立一個智能數據分析系統，以便能夠對收集到的數據進行具體分析，及時發現工藝過程中遇到的問題，制訂正確的解決方案，確保良率能夠保持在較高水平。

新型存儲技術

3DNAND和DRAM繼續向前發展，隨著堆疊層數的增加，特征圖形不斷縮小。此外，將NAND的容量，成本和非易失性與DRAM中的更高速度相結合的需求，導致了許多新的形式的內存存儲器的開發。這些新型存儲器包括相變存儲器（PCM），鐵電RAM（FeRAM），自旋轉移扭矩磁阻RAM（STT-MRAM），阻變RAM（RRAM或ReRAM）等。

新的存儲器件涉及到大量的新材料，其從單純的Si基向磁性材料、相變材料、阻變材料和鐵電材料等方向發展的趨勢，相應的需要開發全新的制造工藝，特別是核心存儲單元的構建對傳統的半導體制造技術提出了巨大的挑戰。隨著存儲技術的進一步發展，新型非易失存儲技術有望引發存儲層級變革。采用新型非易失存儲技術構建高速、高密度、高可靠性和低成本的儲存型內存（SCM），是存儲技術的發展趨勢。各種新型非易失存儲技術等的成熟，有望取代或部分取代傳統的易失性存儲器SRAM和DRAM。

隨著新技術在先進節點的不斷發展，以及與新型存儲器類型相關的新工藝流程，芯片制造商需要不斷調整自己的工藝控制策略，以繼續發展和生產先進的存儲器件，滿足日益增長的消費電子需求。

未來與展望

隨著3DNAND逐漸成為存儲器領域的主流技術，其發展過程中所遇到的種種挑戰為實現持續的技術創新帶來了良好的機遇，也對當前的工藝控制、設備監控、在線檢測技術等提出了嚴峻的挑戰。

在這篇文章中，我在介紹了與工藝控制和設備監控有關的內容后，花費大量篇幅討論了當前HAR電容結構中遇到的掩埋型缺陷在線檢測的問題。顯然，當前眾多的檢測手段還無法滿足先進存儲器快速發展提出的要求，還需要進行不斷的創新，提高檢測設備的靈敏度，最終能夠為各類器件結構、先進設計和工藝技術提供關鍵參數的檢測，特別是要能夠以在線監控的方式實現對HAR電容結構中掩埋型缺陷的無損檢測，以便為晶圓級檢測提供快速的缺陷表征手段，同時也能為產品批次特有的缺陷表征提供有價值的參考，如能夠較為準確的識別缺陷發生的源頭，判斷是前層引起的工藝問題還是其他因素導致的。

當前的檢測技術主要是依靠數學算法并通過光學對比的方法來對特征圖形進行各種表征，這使其很難借鑒過去平面器件的經驗對三維存儲器進行有效的檢測。隨著技術的快速發展，許多設備制造商與良率提升服務商，都在持續地在對工藝控制中的檢測、量測與數據分析等方法進行改進與優化，以試圖將其廣泛運用到整個半導體生產制造中，幫助識別工藝問題并做出修正。

可以預料的是，在不久的將來，大數據和機器學習必將大量地應用到新型的工藝設備與檢測設備中。通過借鑒以往的經驗和數據，可以使設備不做比對就能進行快速的判斷，有望為更多先進存儲器的不同工藝過程和特征圖形的檢測與分析提供高靈敏度的在線監測，以便及時發現各種工藝問題和缺陷，用最短的時間將新投產的產品提高到可以大規模生產的階段，確保產品工藝水平的持續提升，以更快的速度完成高良率的生產目標。

聲明：本文為轉載類文章，如涉及版權問題，請及時聯系我們刪除（QQ:2737591964），不便之處，敬請諒解！