Digitimes日前發表了研究報告，分析了三星、臺積電、Intel及IBM四家的半導體工藝密度問題，對比了10nm、7nm、5nm、3nm及2nm的情況。
在10nm節點，三星的晶體管密度只有0.52億/mm2，臺積電是0.53億/mm2，Intel已經達到了1.06億/mm2，密度高出一倍左右。
7nm節點，三星的工藝密度是0.95億/mm2，臺積電是0.97億/mm2，Intel的7nm則是1.8億/mm2，依然高出80%以上。
再往后的5nm節點上，三星實現了1.27億/mm2的密度，臺積電達到了1.73億/mm2，Intel的目標是3億/mm2，三星與其他兩家的差距愈發拉大。
到了3nm節點，臺積電的晶體管密度大約是2.9億/mm2，三星只有1.7億/mm2，Intel的目標是5.2億/mm2。
2nm節點沒多少數據，IBM之前聯合三星等公司發布的2nm工藝密度大約是3.33億/mm2，臺積電的的目標是4.9億/mm2。
以上數據其實不能100%反映各家的技術水平，還要考慮到性能、功耗、成本的差距，但就摩爾定律關注的密度來看，Intel在這方面基本還是按照之前的規范走的，三星、臺積電工藝宣傳注水也不是什么新聞了。
當然，三星這方面的浮夸可能更多一些，3nm節點的密度也不過是Intel的7nm水平，Intel的5nm工藝都能夠直逼IBM 2nm水平，不知道這該說Intel太老實還是其他公司太滑頭呢?
網站客服
粵公網安備 44030402000946號