據日經中文網報道，日本東京工業大學及AOI Electronics等研究團隊開發出了連接功能不同的多個半導體芯片、使其像一個芯片一樣工作的關鍵技術。該技術可以提高芯片的集成密度和電氣特性，改善成品率。
報道指出，過去，芯粒之間的連接大多使用被稱為“中介層(Interposer)”的中間基板。中介層的主流是硅基板，但這種基板在電氣特性、定位精度、成本等方面存在問題。
而此次的技術優勢在于能以最小限度的元素實現芯粒之間或者芯粒與外部的連接。可以輕松提高芯粒的集成密度，或者改善電氣特性，而且容易進行連接的定位。另一個優點是能夠提高使芯粒與外部實現電氣連接的布線的高頻特性和散熱性能。
當前，隨著芯片制程的演進，由于設計實現難度更高，流程更加復雜，芯片全流程設計成本大幅增加，“摩爾定律”日趨放緩。
在此背景下，Chiplet(芯粒或小芯片)被業界寄予厚望，或將從另一個維度來延續摩爾定律的“經濟效益”。有業內觀點認為，Chiplet可以大幅提高大型芯片的良率;有利于降低設計的復雜度和設計成本;有望降低芯片制造的成本。
今年3月，AMD、Arm、ASE、英特爾、高通、三星和臺積電等半導體廠商以及Google Cloud、Meta、微軟等十余家科技行業巨頭共同成立了通用小芯片互聯(UCIe)產業聯盟，旨在推廣UCIe技術標準，構建完善生態，使之成為異構封裝小芯片未來片上互聯標準，其成員是半導體、封裝、IP供應商、代工廠、Chiplet設計等各個領域的領導廠商。
網站客服
粵公網安備 44030402000946號