新的生產節點采用臺積電的超級電源軌(SPR)背面供電網絡(BSPDN)，可實現增強的供電，將所有電源通過芯片背面傳輸，并提高晶體管密度。但是，雖然BSPDN解決了一些問題，但它也帶來了其他挑戰，因此需要額外的設計工作。

　　從2025年末到2026年末，N2P、N2X和A16將陸續推出，不會同時出現，但都會在2026年年底前為大批量生產做好準備。這些技術有許多相似之處，包括采用GAA架構的晶體管以及高性能金屬-絕緣體-金屬電容器。

　　A16工藝還將結合臺積電的超級電軌架構，即背部供電技術。這可以釋放出更多的布局空間，提升邏輯密度和效能，適用于具有復雜信號及密集供電網絡的高性能計算產品。與N2P工藝相比，A16在相同工作電壓下速度快了8-10%，或在相同速度下功耗降低15-20%，同時密度提高至原來的1.1倍。

　　臺積電設計解決方案探索和技術基準測試部門總監Ken Wang表示，從架構上講，A16晶體管與N2晶體管相似。這簡化了從N2遷移到該工藝技術的過程。

　　“從N2P到A16的邏輯布局遷移實際上非常簡單，因為單元結構和大多數布局模式都完全相同，”Ken Wang說?！耙虼?，除了保持相同的正面結構外，A16的優點還在于它繼承了N2設備寬度調制的NanoFlex功能，以實現最大驅動強度?！?/p>

　　臺積電的超級電源軌通過專門的接觸器將背面供電網絡直接連接到每個晶體管的源極和漏極，從而最大限度地縮短了導線長度和電阻，以最大限度地提高性能和功率效率。從生產角度來看，這種實現是最復雜的BSPDN設計之一，其復雜性超過英特爾的PowerVia。

　　然而，先進的BSPDN實現也意味著芯片設計人員必須完全重新設計他們的供電網絡，以新的方式進行布線，因此，應用新的布局和布線策略，這是意料之中的。此外，他們還必須進行一些熱緩解，因為芯片的熱點現在將位于一組導線下方，使散熱更加困難。

　　設計帶有背面PDN的芯片本質上意味著采用新的實現方法，因為許多事情都在發生變化，包括設計流程本身。Ken Wang提到了使用新的熱感知布局和布線軟件、新的時鐘樹構造、不同的IR-Drop分析、不同的功率域和不同的熱分析簽核等。

　　考慮到新的實施流程，需要新版本的EDA工具和仿真軟件。由于A16類似于臺積電N2的節點，因此許多事情都已準備就緒，盡管Cadence和新思科技(Synopsy)等領先EDA制造商僅推出了“pre-0.5版本”工具。

　　“A16是一種適合復雜路線和高密度PDN設計的技術，”Ken Wang說。“然而，它也帶來了新的挑戰，因此需要額外的設計工作。我們的背面接觸VB也需要認真完成硅驗證。與此同時，我們有一個全面的A16 EDA支持計劃，該計劃正在進行中，我們將繼續更新A16 EDA狀態?！?/p>

　　值得注意的是，A16工藝未出先火，已經獲得多方預定。此前有消息稱，OpenAI將采用臺積電最先進A16工藝制程，即1.6nm定制芯片，專為Sora打造。根據規劃，OpenAI的ASIC芯片預計將陸續在臺積電3納米和后續A16制程中投片生產。

　　作為目前披露的最先進制程，A16也是臺積電邁向埃米級的第一步，預計2026年下半年開始量產，2027年上市。相比之下，英特爾和三星的同級別工藝——14A和SF 1.4，預計要到2027年才能量產。

　　而且不同于英特爾，臺積電曾表示，ASML最新的High-NA EUV光刻機并不是是生產A16工藝芯片所必需的。據悉，High-NA EUV光刻機每臺的成本達3.8億美元以上

　　但值得注意的是，A16的BSPDN工藝較為復雜且被臺積電宣稱為「世界首創」，目前還沒有人正在大規模生產，因此這份計劃仍有很大的變化空間。